



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-161489

(43) Date of publication of application: 20.06.1997

(51)Int.CI.

G11C 16/06

(21) Application number: **07-321379**

(71)Applicant : NEC ENG LTD

(22) Date of filing:

11.12.1995


(72)Inventor: ITO MASASHI

(54) NON-VOLATILE MEMORY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the reliability and at the same time, achieve a speedy access without causing the reduction in processing speed of an upper device.

SOLUTION: A data comparator 13 compares data stored in a dual-port RAM 11 with data stored in a flash memory 12 successively from a start address to a final address. The data comparator 13 outputs an interrupt signal to a CPU 14 when it detects the non-coincidence of data. The CPU 14 erases the erasure block of the flash memory 12 including an address inputted from the data comparator 13 when an interrupt signal is inputted and reads data within the erasure block range from the dual-port RAM 11 and writes the data into the flash memory 12. When the non-volatile memory device 1 is turned on, the CPU 14 transfers all data of the flash memory 12 to the dual-port RAM 11.



LEGAL STATUS

[Date of request for examination]

22.05.2000

[Date of sending the examiner's decision of

27.01.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-161489

(43)公開日 平成9年(1997)6月20日

(51) Int.Cl.⁶

識別配号

庁内整理番号

FI

技術表示箇所

G11C 16/06

G11C 17/00

510E

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平7-321379

(22)出願日

平成7年(1995)12月11日

(71)出願人 000232047

日本電気エンジニアリング株式会社

東京都港区芝浦三丁目18番21号

(72)発明者 伊藤 昌志

東京都港区芝浦三丁目18番21号 日本電気

エンジニアリング株式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 不揮発性メモリ装置

(57)【要約】

【課題】 信頼性を向上させるとともに、上位装置における処理速度の低下を招くことなく、高速にアクセス可能とする。

【解決手段】 データ比較器13はデュアルポートRA11に記憶されているデータとフラッシュメモリ12に記憶されているデータとを先頭アドレスから最終アドレスまで順次比較する。データ比較器13はその比較でデータの不一致を検出すると、CPU14に対して割込み信号を出力する。CPU14は割込み信号が入力されると、データ比較器13から入力されたアドレスを含むフラッシュメモリ12の消去ブロックを消去し、その消去ブロックの範囲のデータをデュアルポートRAM11から読出してフラッシュメモリ12に書込む。不揮発性メモリ装置1に電源が投入されると、CPU14はフラッシュメモリ12の全データをデュアルポートRAM11に転送する。



1

【特許請求の範囲】

【請求項1】 上位装置からのデータを記憶するフラッ シュメモリと、前記フラッシュメモリの容量と同一容量 を持ちかつ前記上位装置からのデータを前記フラッシュ メモリに記憶する前に一時格納する格納手段と、前記フ ラッシュメモリに記憶されたデータと前記格納手段に格 納されたデータとを比較する比較手段と、前記比較手段 で不一致が検出された時にその不一致が検出されたデー タが記憶されている前記フラッシュメモリの領域に対す る消去処理を行ってから前記格納手段内の対応するデー 10 タを前記領域に書込む手段とを有することを特徴とする 不揮発性メモリ装置。

【請求項2】 電源が投入された時に前記フラッシュメ モリの内容を前記格納手段に転送する手段を含むことを 特徴とする請求項1記載の不揮発性メモリ装置。

【請求項3】 前記格納手段は、複数の入出力ポートを 含む書込み読出し自在のランダムアクセスメモリからな ることを特徴とする請求項1または請求項2記載の不揮 発性メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は不揮発性メモリ装置 に関し、特にアナログ音声信号をPCM(Pulse Code Modulation) ディジタル信号に変 換して記憶するオーディオファイル装置に用いられる不 揮発性メモリ装置に関する。

[0002]

【従来の技術】従来、この種のオーディオファイル装置 においては、アナログ音声信号をA/D(アナログ/デ ィジタル)変換によってPCMディジタル信号に変換 し、半導体メモリや磁気ディスク等の記録媒体に蓄積し ている。

【0003】オーディオファイル装置では記録媒体に蓄 積したPCMディジタル信号を読出し、そのPCMディ ジタル信号をD/A (ディジタル/アナログ)変換する ことでアナログ音声信号を再生している。このオーディ オファイル装置は主にラジオ・テレビ放送で使用するC M(コマーシャル)や番組の記録・再生装置として使用 されており、CM等の場合には長期間繰返し使用される ので、記録媒体に対しては高度の信頼性が要求される。 【0004】また、音声信号はディジタル信号化して高 速に処理しているため、1台のオーディオファイル装置 には同時に処理できるアナログ信号の入出力ポートを有 している。

【0005】上記のオーディオファイル装置の記録媒体 部分としてはハードディスク装置が用いられているが、 ハードディスク装置は機械製品であるので信頼性が低 Kan the state of the st Failures:予測平均故障間隔)も約2年である コストが増大する。

【0006】そのため、音声や映像の記録といったリア ルタイムなアクセスが要求される分野では、DRAM (Dynamic Random Access Me mory) またはSRAM (Static Rando m Access Memory)等の高速な半導体メ モリが使用されている。また、これらDRAMやSRA Mは揮発性メモリであるため、電源が切断された時でも データを保持するのにバッテリバックアップ等の処置が 必要となる。

[0007]

【発明が解決しようとする課題】上述した従来のオーデ ィオファイル装置では、記録媒体としてDRAMやSR AM等の高速な半導体メモリが使用されており、電源が 切断された時でもデータを保持するためにバッテリバッ クアップ等の処置がとられている。

【0008】しかしながら、バッテリバックアップ等の 処置に用いられるバッテリもMTBFが2年程度なの で、ハードディスク装置と同様に定期的にオーバホール 20 する必要がある。

【0009】DRAMやSRAM等と同様の高速な半導 体メモリとしてはフラッシュメモリがあるが、フラッシ ュメモリに対するデータの書込みはDRAMやSRAM 等におけるデータの書込みと異なり、データを書込むべ きメモリブロックを消去してからデータを書込む必要が

【0010】したがって、フラッシュメモリを記録媒体 として用いた場合にはまずフラッシュメモリに対して消 去動作を行わなければならないため、その消去動作が終 30 わるまでメモリブロックへの書込みを待たなければなら ない。すなわち、フラッシュメモリを用いると、信頼性 が向上し、メンテナンスフリーとなるが、DRAMやS RAMに比べて書込み時間が遅いので、フラッシュメモ リをリアルタイムなアクセスが要求されるオーディオフ ァイル装置に用いることは困難である。

【0011】特開昭62-123521号公報には、フ ロッピディスク装置のデータ転送に専用のDMAとバッ ファメモリとを持つことにより、フロッピディスク装置 のデータを転送中でもバス使用権をDMAに渡す必要が 40 なく、CPU(中央処理装置)が休止することなく、他 の処理を実行できるようにした技術がある。

【0012】との技術では、フロッピディスク装置の制 御に対する専用のメモリ直接アクセス装置と、そのメモ リ直接アクセス装置からのアドレス及びCPUのアドレ スのうちのいずれからでもアクセス可能なバッファメモ リと、このバッファメモリとCPUとに接続されたデー タバスと、バッファメモリとデータバスとフロッピディ スク装置の制御装置とに接続されたローカルデータバス とを備え、メモリ直接アクセス装置によりローカルデー ため、定期的なオーバホールが必要となり、ランニング 50 タバスを通じてフロッピディスク装置とバッファメモリ

との間でデータ転送を可能としている。

【0013】CPUとフロッピディスク装置との間でデータアクセスを行う場合、フロッピディスク装置がCPUに対してバスリクエストを出してバスを占有し、CPUの動作を止めてからフロッピディスク装置と主メモリとの間でデータアクセスを行った後にバスを解放し、バスを解放してからCPUが主メモリをアクセスするという処理を行っている。

3

【0015】その処理速度の低下を防ぐために、フロッピディスク装置とCPUとの間にどちらからでも独立してデータアクセスを行うことができるバッファメモリを備えている。これによって、フロッピディスク装置とバッファメモリとの間でデータアクセスを行っている間もCPUの動作を止めなくてよいため、処理速度の低下を防ぐことができる。

【0016】しかしながら、バッファメモリの容量がフロッピディスク装置の容量に比べて小さいため、バッファメモリとフロッピディスク装置との間のデータアクセスが低速となり、そのデータアクセスが終了するまで中央処理装置の動作が待たされるので、処理速度が低下してしまう。

【0017】また、バッファメモリとフロッピディスク装置との間でデータアクセスを行う場合には、CPUがフロッピディスク装置の制御を行う必要があるので、これが処理速度の低下を招く要因となる。

【0018】そこで、本発明の目的は上記の問題点を解 30 消し、信頼性を向上することができるとともに、上位装置における処理速度の低下を招くことなく、高速にアクセスすることができる不揮発性メモリ装置を提供することにある。

[0019]

【課題を解決するための手段】本発明による不揮発性メモリ装置は、上位装置からのデータを記憶するフラッシュメモリと、前記フラッシュメモリの容量と同一容量を持ちかつ前記上位装置からのデータを前記フラッシュメモリに記憶する前に一時格納する格納手段と、前記フラッシュメモリに記憶されたデータと前記格納手段に格納されたデータとを比較する比較手段と、前記比較手段で不一致が検出された時にその不一致が検出されたデータが記憶されている前記フラッシュメモリの領域に対する消去処理を行ってから前記格納手段内の対応するデータを前記領域に書込む手段とを備えている。

【0020】本発明による不揮発性メモリ装置は、上記の構成のほかに、電源が投入された時に前記フラッシュメモリの内容を前記格納手段に転送する手段を備えている。

[0021]

【発明の実施の形態】まず、本発明の作用について以下 に述べる。

【0022】本発明による不揮発性メモリ装置はフラッシュメモリと、フラッシュメモリの容量と同じ容量のデュアルボートRAM(Random Access Memory)と、データ比較器と、CPUとを備えており、ホストCPUが不揮発性メモリ装置にデータを書込む場合、ホストCPUインタフェースであるデュアルボートRAMにデータを書込む。

【0023】デュアルポートRAMにデータが書込まれると、デュアルポートRAMのデータとフラッシュメモリのデータとを比較するデータ比較器はデータの相違を検出すると、その相違の検出をCPUに割込みを発生して通知する。【0024】データ比較器からの割込みを受取ったCPUはデータの相違が検出されたアドレスのデータが記憶されているフラッシュメモリのメモリブロックに対する消去処理を行い、データの相違が検出されたアドレスのデュアルポートRAMのデータを消去処理を行ったフラッシュメモリのメモリブロックに書込んでデータの更新を行う。これらの処理動作は不揮発性メモリ装置のCPUがホストCPUからの制御を一切受けずに独立して行う。

【0025】それまで電源が断となっていた不揮発性メモリ装置に電源が投入されると、CPUのイニシャル動作でフラッシュメモリのデータがデュアルポートRAMに転送され、デュアルポートRAMの内容を電源切断前の状態とし、デュアルポートRAMの内容を不揮発性メモリ装置のデータとしてホストCPUに提供する。この動作も、不揮発性メモリ装置のCPUがホストCPUからの制御を一切受けずに独立して行うものである。

【0026】したがって、不揮発性メモリ装置とホスト CPUとのインタフェースとしてデュアルポートRAM を用いることで、SRAMと同等のアクセス速度を実現することができる。この場合、フラッシュメモリに対する消去処理及び書込みや読出しを不揮発性メモリ装置内のCPUがデータ比較器からの割込みによって自動的に行っているので、ホストCPUにおいてオーバヘッドが全く発生せずにSRAMと同等のアクセス速度を有した不揮発性メモリを実現することができる。

【0027】次に、本発明の一実施例について図面を参照して説明する。図1は本発明の一実施例の構成を示すブロック図である。図において、不揮発性メモリ装置1はデュアルポートRAM11と、フラッシュメモリ12と、データ比較器13と、CPU14とを備えている。【0028】デュアルポートRAM11はその容量がフラッシュメモリ12の容量と同じ容量となっており、ホストCPU2から通常のRAMと同様に任意にリード/50 ライトが行われる。

5

【0029】データ比較器13はCPU14から入力される比較開始(COMP START)信号がアクティブになると、比較(COMP)中アンサをアクティブにし、デュアルポートRAM11に記憶されているデータとフラッシュメモリ12に記憶されているデータとを先頭アドレスから最終アドレスまで順次比較する動作を行う。

【0030】データ比較器13は上記の比較動作でデータの不一致を検出すると、CPU14に対して割込み (INT: interrupt)信号をアクティブにす 10 ることで通知し、比較動作を一時中断して比較中アンサをインアクティブにする。データ比較器13はCPU14からの比較開始信号が再度アクティブになるまで比較動作を中断したままとなる。

【0031】CPU14はデータ比較器13からの割込み信号がアクティブになり、比較中アンサがインアクティブになると、どのアドレスのデータで不一致が検出されたのかを見るためにアドレスリード(ADD READ)信号をアクティブとし、データ比較器13からアドレス信号を読出す。

【0032】CPU14はデュアルポートRAM11のデータとフラッシュメモリ12のデータとを一致させるために、フラッシュメモリ12に書込まれているデータを更新する作業を開始する。

【0033】フラッシュメモリ12はデータを書込む前に書込み場所(メモリブロック)を消去しなければならず、消去の単位は通常数Kワードの単位である。そのため、CPU14はデータ比較器13から入力されたアドレスが含まれるフラッシュメモリ12の数Kワードの消去ブロックを消去する。

【0034】次に、CPU14は消去ブロックの範囲のデータをデュアルボートRAM11から読出し、そのデータをフラッシュメモリ12に書込んで消去ブロック内のデータをデュアルボートRAM11のデータと同一にする。CPU14はフラッシュメモリ12のデータを更新すると、データ比較器13への比較開始信号をアクティブにしてデータ比較動作を再開させる。

【0035】一方、不揮発性メモリ装置1の電源が断となっている状態から電源が投入されて立ち上げられると、CPU14はフラッシュメモリ12の全データをデ 40ュアルボートRAM11に転送し、デュアルボートRAM11の内容を電源が切断される前の状態に復旧する。 【0036】図2は図1のデータ比較器13の構成を示

【0036】図2は図1のデータ比較器13の構成を示すブロック図である。図において、データ比較器13はシーケンサ21と、アドレスカウンタ22と、3ステートバッファ23、24と、データラッチ25、26と、コンパレータ27と、Dフリップフロップ(以下、DF/Fとする)28、29とから構成されている。

【0037】シーケンサ21はデータ比較器13の動作 ッシュメモリラッチトリガ (FM LATC シーケンスを作り出し、アドレスカウンタ22はデュア 50 G)信号でデータラッチ26にラッチする。

ルポートRAM11及びフラッシュメモリ12へのアドレスを生成する。

【0038】3ステートバッファ23、24はアドレスカウンタ22から出力されるアドレスやデュアルボートRAM11及びフラッシュメモリ12に出力するチップセレクト(CS)、及びリード、ライト信号等の制御信号をバスに出力する。

【0039】データラッチ25,26はデュアルポート RAM11及びフラッシュメモリ12から出力されたデータをラッチし、コンパレータ27はデータラッチ2 5,26にラッチされたデータを比較する。

【0040】 Dフリップフロップ28はコンバレータ27から出力されるデータ不一致信号をラッチし、Dフリップフロップ29はCPU14からデータ比較器13に出力される比較開始信号をラッチする。

【0041】図3は図1のデータ比較器13の動作を示すシーケンスチャートである。これら図1~図3を用いてデータ比較器13の動作について説明する。

【0042】CPU14から入力される比較開始信号が20 アクティブになると、DF/F29はその比較開始信号をラッチし、CPU14及びシーケンサ21への比較中アンサをアクティブとする。

【0043】シーケンサ21はDF/F29から比較中アンサが入力されると、カウンタリセット(COUNTER RESET)信号をアドレスカウンタ22に出力し、アドレスカウンタ22から出力されるアドレスを0にする。

【0044】 このカウンタリセット信号は前回のアドレスがフラッシュメモリ12の最終アドレスであった場合 にのみ出力される。前回のアドレスがフラッシュメモリ12の最終アドレスでなかった場合、シーケンサ21はアドレスカウンタ22にカウントアップ(COUNT UP)信号を出力する。

【0045】その後に、シーケンサ21は3ステートバッファ23へのアウトブットイネーブル(OUTPUT ENABLE)信号と、デュアルポートチップセレクト(DPCS)信号と、デュアルポートリード(DP READ)信号とをアクティブにしてデュアルポートRAM11から読出したデータを読出し、デュアルボートRAM11から読出したデータをデュアルポートラッチトリガ(DP LATCH TRIG)信号でデータラッチ25にラッチする。

【0046】また、シーケンサ21は3ステートバッファ23へのアウトプットイネーブル信号と、フラッシュメモリチップセレクト(FMCS)信号と、フラッシュメモリリード(FM READ)信号とをアクティブにしてフラッシュメモリ12から下ドレス0のデータを読出し、フラッシュメモリ12から読出したデータをフラッシュメモリラッチトリガ(FM LATCH TRIG)信号でデータラッチ26ピラッチする

【0047】シーケンサ21は割込みラッチトリガ(1 NT LATCH TRIG) 信号をDF/F28に出 力し、コンパレータ27においてデータラッチ25にラ ッチされたデュアルポートRAM11からのデータとデ ータラッチ26にラッチされたフラッシュメモリ12か らのデータとを比較した結果であるデータ不一致信号 (A≠B)をDF/F28にラッチし、DF/F28か SCPU14及びシーケンサ21に割込み信号を出力す

5にラッチされたデュアルポートRAM11からのデー タとデータラッチ26にラッチされたフラッシュメモリ 12からのデータとの一致が検出されると、DF/F2 8からの割込み信号がインアクティブなので、シーケン サ21はアドレスカウンタ22にカウントアップ信号を 出力して処理を続行する。

【0049】一方、コンパレータ27においてデータラ ッチ25にラッチされたデュアルポートRAM11から のデータとデータラッチ26にラッチされたフラッシュ メモリ12からのデータとの不一致が検出されると、D 20 F/F28からの割込み信号がアクティブとなるので、 シーケンサ21は比較中リセット(COMP中RESE T) 信号をDF/F29に出力し、DF/F29からの 比較中アンサをインアクティブにする。これ以降、シー ケンサ21はCPU14からの比較開始信号が再度アク ティブとなるまで動作を中断する。

【0050】DF/F28からの割込み信号がアクティ プになると、CPU14はアドレスリード信号をアクテ ィブとし、データ比較器13のアドレスカウンタ22の 値を読出し、コンパレータ27で不一致が検出されたア 30 ドレスを知る。

【0051】 CPU14はこのアドレスが含まれるフラ ッシュメモリ12の消去ブロックを算出し、算出した消 去ブロックを消去するための消去コマンドをフラッシュ メモリ12に対して出力する。

【0052】フラッシュメモリ12において消去ブロッ クの消去が終了すると、CPU14はその消去ブロック に対応するデュアルポートRAM11のデータを読出 し、そのデータをフラッシュメモリ12に書込んでデュ アルポートRAM11のデータとフラッシュメモリ12 40 のデータとを一致させる。

【0053】CPU14はフラッシュメモリ12のデー タを更新すると、データ比較器13への比較開始信号を 再度アクティブとし、データ比較器13の処理を続行さ せる。この場合、シーケンサ21はアドレスカウンタ2 2にカウントアップ信号を出力して処理を続行する。

【0054】 このように、デュアルポートRAM11に データが書込まれた時にデュアルポートRAM11のデ ータとフラッシュメモリ12のデータとをデータ比較器 13で比較し、その比較でデータの相違を検出した時に 50 13 データ比較器

ホストCPU2とは独立に動作するCPU14に割込み を発生し、CPU14によりフラッシュメモリ12のメ モリブロックに対する消去処理とそのメモリブロックの データの更新とを行うことによって、SRAMと同等の アクセス速度を実現することができる。

【0055】この場合、フラッシュメモリ12に対する 消去処理及び書込みや読出しを不揮発性メモリ装置1内 のCPU14がデータ比較器13からの割込みによって 自動的に行っているので、ホストCPU2においてオー 【0048】コンパレータ27においてデータラッチ2 10 バヘッドが全く発生せずにSRAMと同等のアクセス速 度を有した不揮発性メモリを実現することができる。

> 【0056】また、それまで電源が断となっていた不揮 発性メモリ装置1に電源が投入されると、CPU14の イニシャル動作でフラッシュメモリ12のデータをデュ アルポートRAM11に転送することによって、デュア ルポートRAM11の内容を電源切断前の状態とするこ とができ、デュアルポートRAM11の内容を不揮発性 メモリ装置1のデータとしてホストCPU2に提供する ことができる。

【0057】よって、信頼性を向上することができると ともに、上位装置(ホストCPU2)における処理速度 の低下を招くことなく、不揮発性メモリ装置 1 を高速に アクセスすることができる。

[0058]

【発明の効果】以上説明したように本発明によれば、上 位装置からのデータを記憶するフラッシュメモリの容量 と同一容量を持ちかつ上位装置からのデータをフラッシ ュメモリに記憶する前に一時格納するデュアルポートR AMを設け、フラッシュメモリに記憶されたデータとデ ュアルポートRAMに格納されたデータとの比較で不一 致が検出された時にその不一致が検出されたデータが記 憶されているフラッシュメモリの領域に対する消去処理 を行ってからデュアルポートRAMの対応するデータを その領域に書込むことによって、信頼性を向上すること ができるとともに、上位装置における処理速度の低下を 招くことなく、高速にアクセスすることができるという 効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示すブロック図であ

【図2】図1のデータ比較器の構成を示すブロック図で

【図3】図1のデータ比較器の動作を示すシーケンスチ ャートである。

【符号の説明】

- 1 不揮発性メモリ装置
- 2 ホストCPU
- 11 デュアルポートRAM
- 12 フラッシュメモリ

8

10

9

14 CPU

21 シーケンサ

22 アドレスカウンタ

23, 24 3ステートバッファ


*25, 26 データラッチ

27 コンパレータ


28, 29 Dフリップフロップ

*

【図1】



【図2】



[図3]

